hw.machine = evbarm hw.model = pine64,rock64 hw.ncpu = 4 hw.byteorder = 1234 hw.physmem = 1047093248 hw.usermem = 1031467008 hw.pagesize = 4096 hw.disknames = ld1 ld0 hw.machine_arch = aarch64 hw.alignbytes = 15 hw.cnmagic = \x27\x01 hw.physmem64 = 1047093248 hw.usermem64 = 1031467008 hw.iostatnames = ld1 ld0 hw.ncpuonline = 4 hw.acpi.root = 0 hw.acpi.stat.gpe = 0 hw.acpi.stat.sci = 0 hw.acpi.stat.fixed = 0 hw.acpi.stat.method = 0 hw.usb.debug = 0 hw.uhub.debug = 0 hw.usmsc.debug = 1 hw.uhso.autoswitch = 1 hw.ehci.debug = 0 hw.xhci.debug = 0 hw.wsdisplay.multicons = 1 hw.wsevent.default_version = 1 hw.firmware.path = /libdata/firmware:/usr/libdata/firmware:/usr/pkg/libdata/firmware:/usr/pkg/libdata hw.drm2.dp_aux_i2c_transfer_size = 16 hw.drm2.dp_aux_i2c_speed_khz = 10 hw.drm2.drm_debug = 7 hw.drm2.edid_fixup = 6 hw.drm2.drm_fbdev_emulation = 1 hw.drm2.drm_timestamp_monotonic = 1 hw.drm2.drm_timestamp_precision = 20 hw.drm2.drm_vblank_offdelay = 5000 hw.drm2.drm_kms_helper_poll = 1 hw.drm2.radeon_mst = 0 hw.drm2.radeon_auxch = -1 hw.drm2.radeon_backlight = -1 hw.drm2.radeon_bapm = -1 hw.drm2.radeon_use_pflipirq = 2 hw.drm2.radeon_deep_color = 0 hw.drm2.radeon_vm_block_size = -1 hw.drm2.radeon_vm_size = 8 hw.drm2.radeon_hard_reset = 0 hw.drm2.radeon_runtime_pm = -1 hw.drm2.radeon_aspm = -1 hw.drm2.radeon_dpm = -1 hw.drm2.radeon_fastfb = 0 hw.drm2.radeon_lockup_timeout = 10000 hw.drm2.radeon_msi = -1 hw.drm2.radeon_pcie_gen2 = -1 hw.drm2.radeon_hw_i2c = 0 hw.drm2.radeon_disp_priority = 0 hw.drm2.radeon_audio = -1 hw.drm2.radeon_tv = 1 hw.drm2.radeon_connector_table = 0 hw.drm2.radeon_testing = 0 hw.drm2.radeon_benchmarking = 0 hw.drm2.radeon_gart_size = -1 hw.drm2.radeon_agpmode = 0 hw.drm2.radeon_vram_limit = 0 hw.drm2.radeon_r4xx_atom = 0 hw.drm2.radeon_dynclks = -1 hw.drm2.radeon_modeset = -1 hw.drm2.radeon_no_wb = 0 hw.drm2.nouveau_tv_norm = hw.drm2.nouveau_vram_pushbuf = 0 hw.drm2.nouveau_duallink = 1 hw.drm2.nouveau_tv_disable = 0 hw.drm2.nouveau_runtime_pm = -1 hw.drm2.nouveau_modeset = -1 hw.drm2.nouveau_noaccel = 0 hw.drm2.nouveau_debug = hw.drm2.nouveau_config = hw.clk.fclock0.xin24m.rate = 24000000 hw.clk.fclock0.xin24m.parent = ? hw.clk.fclock0.xin24m.parent_domain = ? hw.clk.fclock1.gmac_clkin.rate = 125000000 hw.clk.fclock1.gmac_clkin.parent = ? hw.clk.fclock1.gmac_clkin.parent_domain = ? hw.clk.rkcru0.apll.rate = 400000000 hw.clk.rkcru0.apll.parent = xin24m hw.clk.rkcru0.apll.parent_domain = fclock0 hw.clk.rkcru0.dpll.rate = 664000000 hw.clk.rkcru0.dpll.parent = xin24m hw.clk.rkcru0.dpll.parent_domain = fclock0 hw.clk.rkcru0.cpll.rate = 1200000000 hw.clk.rkcru0.cpll.parent = xin24m hw.clk.rkcru0.cpll.parent_domain = fclock0 hw.clk.rkcru0.gpll.rate = 491500127 hw.clk.rkcru0.gpll.parent = xin24m hw.clk.rkcru0.gpll.parent_domain = fclock0 hw.clk.rkcru0.npll.rate = 1296000000 hw.clk.rkcru0.npll.parent = xin24m hw.clk.rkcru0.npll.parent_domain = fclock0 hw.clk.rkcru0.armclk.rate = 1296000000 hw.clk.rkcru0.armclk.parent = npll hw.clk.rkcru0.armclk.parent_domain = rkcru0 hw.clk.rkcru0.aclk_bus_pre.rate = 150000000 hw.clk.rkcru0.aclk_bus_pre.parent = cpll hw.clk.rkcru0.aclk_bus_pre.parent_domain = rkcru0 hw.clk.rkcru0.hclk_bus_pre.rate = 75000000 hw.clk.rkcru0.hclk_bus_pre.parent = aclk_bus_pre hw.clk.rkcru0.hclk_bus_pre.parent_domain = rkcru0 hw.clk.rkcru0.pclk_bus_pre.rate = 75000000 hw.clk.rkcru0.pclk_bus_pre.parent = aclk_bus_pre hw.clk.rkcru0.pclk_bus_pre.parent_domain = rkcru0 hw.clk.rkcru0.aclk_peri_pre.rate = 150000000 hw.clk.rkcru0.aclk_peri_pre.parent = cpll hw.clk.rkcru0.aclk_peri_pre.parent_domain = rkcru0 hw.clk.rkcru0.pclk_peri.rate = 75000000 hw.clk.rkcru0.pclk_peri.parent = aclk_peri_pre hw.clk.rkcru0.pclk_peri.parent_domain = rkcru0 hw.clk.rkcru0.hclk_peri.rate = 75000000 hw.clk.rkcru0.hclk_peri.parent = aclk_peri_pre hw.clk.rkcru0.hclk_peri.parent_domain = rkcru0 hw.clk.rkcru0.clk_sdmmc.rate = 100000000 hw.clk.rkcru0.clk_sdmmc.parent = cpll hw.clk.rkcru0.clk_sdmmc.parent_domain = rkcru0 hw.clk.rkcru0.clk_sdio.rate = 100000000 hw.clk.rkcru0.clk_sdio.parent = cpll hw.clk.rkcru0.clk_sdio.parent_domain = rkcru0 hw.clk.rkcru0.clk_emmc.rate = 100000000 hw.clk.rkcru0.clk_emmc.parent = cpll hw.clk.rkcru0.clk_emmc.parent_domain = rkcru0 hw.clk.rkcru0.clk_uart0_div.rate = 150000000 hw.clk.rkcru0.clk_uart0_div.parent = cpll hw.clk.rkcru0.clk_uart0_div.parent_domain = rkcru0 hw.clk.rkcru0.clk_uart1_div.rate = 150000000 hw.clk.rkcru0.clk_uart1_div.parent = cpll hw.clk.rkcru0.clk_uart1_div.parent_domain = rkcru0 hw.clk.rkcru0.clk_uart2_div.rate = 150000000 hw.clk.rkcru0.clk_uart2_div.parent = cpll hw.clk.rkcru0.clk_uart2_div.parent_domain = rkcru0 hw.clk.rkcru0.aclk_gmac.rate = 150000000 hw.clk.rkcru0.aclk_gmac.parent = cpll hw.clk.rkcru0.aclk_gmac.parent_domain = rkcru0 hw.clk.rkcru0.pclk_gmac.rate = 50000000 hw.clk.rkcru0.pclk_gmac.parent = aclk_gmac hw.clk.rkcru0.pclk_gmac.parent_domain = rkcru0 hw.clk.rkcru0.clk_mac2io_src.rate = 200000000 hw.clk.rkcru0.clk_mac2io_src.parent = cpll hw.clk.rkcru0.clk_mac2io_src.parent_domain = rkcru0 hw.clk.rkcru0.clk_mac2io_out.rate = 150000000 hw.clk.rkcru0.clk_mac2io_out.parent = cpll hw.clk.rkcru0.clk_mac2io_out.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2c0.rate = 150000000 hw.clk.rkcru0.clk_i2c0.parent = cpll hw.clk.rkcru0.clk_i2c0.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2c1.rate = 150000000 hw.clk.rkcru0.clk_i2c1.parent = cpll hw.clk.rkcru0.clk_i2c1.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2c2.rate = 150000000 hw.clk.rkcru0.clk_i2c2.parent = cpll hw.clk.rkcru0.clk_i2c2.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2c3.rate = 150000000 hw.clk.rkcru0.clk_i2c3.parent = cpll hw.clk.rkcru0.clk_i2c3.parent_domain = rkcru0 hw.clk.rkcru0.clk_tsadc.rate = 50000 hw.clk.rkcru0.clk_tsadc.parent = clk_24m hw.clk.rkcru0.clk_tsadc.parent_domain = rkcru0 hw.clk.rkcru0.clk_24m.rate = 24000000 hw.clk.rkcru0.clk_24m.parent = xin24m hw.clk.rkcru0.clk_24m.parent_domain = fclock0 hw.clk.rkcru0.apll_core.rate = 400000000 hw.clk.rkcru0.apll_core.parent = apll hw.clk.rkcru0.apll_core.parent_domain = rkcru0 hw.clk.rkcru0.dpll_core.rate = 664000000 hw.clk.rkcru0.dpll_core.parent = dpll hw.clk.rkcru0.dpll_core.parent_domain = rkcru0 hw.clk.rkcru0.gpll_core.rate = 491500127 hw.clk.rkcru0.gpll_core.parent = gpll hw.clk.rkcru0.gpll_core.parent_domain = rkcru0 hw.clk.rkcru0.npll_core.rate = 1296000000 hw.clk.rkcru0.npll_core.parent = npll hw.clk.rkcru0.npll_core.parent_domain = rkcru0 hw.clk.rkcru0.gpll_peri.rate = 491500127 hw.clk.rkcru0.gpll_peri.parent = gpll hw.clk.rkcru0.gpll_peri.parent_domain = rkcru0 hw.clk.rkcru0.cpll_peri.rate = 1200000000 hw.clk.rkcru0.cpll_peri.parent = cpll hw.clk.rkcru0.cpll_peri.parent_domain = rkcru0 hw.clk.rkcru0.hdmiphy_peri.rate = 24000000 hw.clk.rkcru0.hdmiphy_peri.parent = hdmiphy hw.clk.rkcru0.hdmiphy_peri.parent_domain = rkcru0 hw.clk.rkcru0.pclk_bus.rate = 75000000 hw.clk.rkcru0.pclk_bus.parent = pclk_bus_pre hw.clk.rkcru0.pclk_bus.parent_domain = rkcru0 hw.clk.rkcru0.pclk_phy_pre.rate = 75000000 hw.clk.rkcru0.pclk_phy_pre.parent = pclk_bus_pre hw.clk.rkcru0.pclk_phy_pre.parent_domain = rkcru0 hw.clk.rkcru0.aclk_peri.rate = 150000000 hw.clk.rkcru0.aclk_peri.parent = aclk_peri_pre hw.clk.rkcru0.aclk_peri.parent_domain = rkcru0 hw.clk.rkcru0.pclk_i2c0.rate = 75000000 hw.clk.rkcru0.pclk_i2c0.parent = pclk_bus hw.clk.rkcru0.pclk_i2c0.parent_domain = rkcru0 hw.clk.rkcru0.pclk_i2c1.rate = 75000000 hw.clk.rkcru0.pclk_i2c1.parent = pclk_bus hw.clk.rkcru0.pclk_i2c1.parent_domain = rkcru0 hw.clk.rkcru0.pclk_i2c2.rate = 75000000 hw.clk.rkcru0.pclk_i2c2.parent = pclk_bus hw.clk.rkcru0.pclk_i2c2.parent_domain = rkcru0 hw.clk.rkcru0.pclk_i2c3.rate = 75000000 hw.clk.rkcru0.pclk_i2c3.parent = pclk_bus hw.clk.rkcru0.pclk_i2c3.parent_domain = rkcru0 hw.clk.rkcru0.pclk_gpio0.rate = 75000000 hw.clk.rkcru0.pclk_gpio0.parent = pclk_bus hw.clk.rkcru0.pclk_gpio0.parent_domain = rkcru0 hw.clk.rkcru0.pclk_gpio1.rate = 75000000 hw.clk.rkcru0.pclk_gpio1.parent = pclk_bus hw.clk.rkcru0.pclk_gpio1.parent_domain = rkcru0 hw.clk.rkcru0.pclk_gpio2.rate = 75000000 hw.clk.rkcru0.pclk_gpio2.parent = pclk_bus hw.clk.rkcru0.pclk_gpio2.parent_domain = rkcru0 hw.clk.rkcru0.pclk_gpio3.rate = 75000000 hw.clk.rkcru0.pclk_gpio3.parent = pclk_bus hw.clk.rkcru0.pclk_gpio3.parent_domain = rkcru0 hw.clk.rkcru0.pclk_uart0.rate = 75000000 hw.clk.rkcru0.pclk_uart0.parent = pclk_bus hw.clk.rkcru0.pclk_uart0.parent_domain = rkcru0 hw.clk.rkcru0.pclk_uart1.rate = 75000000 hw.clk.rkcru0.pclk_uart1.parent = pclk_bus hw.clk.rkcru0.pclk_uart1.parent_domain = rkcru0 hw.clk.rkcru0.pclk_uart2.rate = 75000000 hw.clk.rkcru0.pclk_uart2.parent = pclk_bus hw.clk.rkcru0.pclk_uart2.parent_domain = rkcru0 hw.clk.rkcru0.pclk_tsadc.rate = 75000000 hw.clk.rkcru0.pclk_tsadc.parent = pclk_bus hw.clk.rkcru0.pclk_tsadc.parent_domain = rkcru0 hw.clk.rkcru0.clk_mac2io_ref.rate = 125000000 hw.clk.rkcru0.clk_mac2io_ref.parent = clk_mac2io hw.clk.rkcru0.clk_mac2io_ref.parent_domain = rkcru0 hw.clk.rkcru0.clk_mac2io_rx.rate = 125000000 hw.clk.rkcru0.clk_mac2io_rx.parent = clk_mac2io hw.clk.rkcru0.clk_mac2io_rx.parent_domain = rkcru0 hw.clk.rkcru0.clk_mac2io_tx.rate = 125000000 hw.clk.rkcru0.clk_mac2io_tx.parent = clk_mac2io hw.clk.rkcru0.clk_mac2io_tx.parent_domain = rkcru0 hw.clk.rkcru0.clk_mac2io_refout.rate = 125000000 hw.clk.rkcru0.clk_mac2io_refout.parent = clk_mac2io hw.clk.rkcru0.clk_mac2io_refout.parent_domain = rkcru0 hw.clk.rkcru0.pclk_phy_niu.rate = 75000000 hw.clk.rkcru0.pclk_phy_niu.parent = pclk_phy_pre hw.clk.rkcru0.pclk_phy_niu.parent_domain = rkcru0 hw.clk.rkcru0.aclk_usb3otg.rate = 150000000 hw.clk.rkcru0.aclk_usb3otg.parent = aclk_peri hw.clk.rkcru0.aclk_usb3otg.parent_domain = rkcru0 hw.clk.rkcru0.hclk_sdmmc.rate = 75000000 hw.clk.rkcru0.hclk_sdmmc.parent = hclk_peri hw.clk.rkcru0.hclk_sdmmc.parent_domain = rkcru0 hw.clk.rkcru0.hclk_sdio.rate = 75000000 hw.clk.rkcru0.hclk_sdio.parent = hclk_peri hw.clk.rkcru0.hclk_sdio.parent_domain = rkcru0 hw.clk.rkcru0.hclk_emmc.rate = 75000000 hw.clk.rkcru0.hclk_emmc.parent = hclk_peri hw.clk.rkcru0.hclk_emmc.parent_domain = rkcru0 hw.clk.rkcru0.hclk_sdmmc_ext.rate = 75000000 hw.clk.rkcru0.hclk_sdmmc_ext.parent = hclk_peri hw.clk.rkcru0.hclk_sdmmc_ext.parent_domain = rkcru0 hw.clk.rkcru0.hclk_host0.rate = 75000000 hw.clk.rkcru0.hclk_host0.parent = hclk_peri hw.clk.rkcru0.hclk_host0.parent_domain = rkcru0 hw.clk.rkcru0.hclk_host0_arb.rate = 75000000 hw.clk.rkcru0.hclk_host0_arb.parent = hclk_peri hw.clk.rkcru0.hclk_host0_arb.parent_domain = rkcru0 hw.clk.rkcru0.hclk_otg.rate = 75000000 hw.clk.rkcru0.hclk_otg.parent = hclk_peri hw.clk.rkcru0.hclk_otg.parent_domain = rkcru0 hw.clk.rkcru0.hclk_otg_pmu.rate = 75000000 hw.clk.rkcru0.hclk_otg_pmu.parent = hclk_peri hw.clk.rkcru0.hclk_otg_pmu.parent_domain = rkcru0 hw.clk.rkcru0.aclk_mac2io.rate = 150000000 hw.clk.rkcru0.aclk_mac2io.parent = aclk_gmac hw.clk.rkcru0.aclk_mac2io.parent_domain = rkcru0 hw.clk.rkcru0.pclk_mac2io.rate = 50000000 hw.clk.rkcru0.pclk_mac2io.parent = pclk_gmac hw.clk.rkcru0.pclk_mac2io.parent_domain = rkcru0 hw.clk.rkcru0.aclk_gmac_niu.rate = 150000000 hw.clk.rkcru0.aclk_gmac_niu.parent = aclk_gmac hw.clk.rkcru0.aclk_gmac_niu.parent_domain = rkcru0 hw.clk.rkcru0.pclk_gmac_niu.rate = 50000000 hw.clk.rkcru0.pclk_gmac_niu.parent = pclk_gmac hw.clk.rkcru0.pclk_gmac_niu.parent_domain = rkcru0 hw.clk.rkcru0.hdmiphy.rate = 24000000 hw.clk.rkcru0.hdmiphy.parent = xin24m hw.clk.rkcru0.hdmiphy.parent_domain = fclock0 hw.clk.rkcru0.usb480m.rate = 480000000 hw.clk.rkcru0.usb480m.parent = usb480m_phy hw.clk.rkcru0.usb480m.parent_domain = rkusb0 hw.clk.rkcru0.sclk_uart0.rate = 24000000 hw.clk.rkcru0.sclk_uart0.parent = xin24m hw.clk.rkcru0.sclk_uart0.parent_domain = fclock0 hw.clk.rkcru0.sclk_uart1.rate = 24000000 hw.clk.rkcru0.sclk_uart1.parent = xin24m hw.clk.rkcru0.sclk_uart1.parent_domain = fclock0 hw.clk.rkcru0.sclk_uart2.rate = 24000000 hw.clk.rkcru0.sclk_uart2.parent = xin24m hw.clk.rkcru0.sclk_uart2.parent_domain = fclock0 hw.clk.rkcru0.clk_mac2io.rate = 125000000 hw.clk.rkcru0.clk_mac2io.parent = gmac_clkin hw.clk.rkcru0.clk_mac2io.parent_domain = fclock1 hw.clk.rkcru0.clk_mac2io_ext.rate = 125000000 hw.clk.rkcru0.clk_mac2io_ext.parent = gmac_clkin hw.clk.rkcru0.clk_mac2io_ext.parent_domain = fclock1 hw.clk.rkcru0.clk_i2s0_div.rate = 75000000 hw.clk.rkcru0.clk_i2s0_div.parent = cpll hw.clk.rkcru0.clk_i2s0_div.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s1_div.rate = 75000000 hw.clk.rkcru0.clk_i2s1_div.parent = cpll hw.clk.rkcru0.clk_i2s1_div.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s2_div.rate = 75000000 hw.clk.rkcru0.clk_i2s2_div.parent = cpll hw.clk.rkcru0.clk_i2s2_div.parent_domain = rkcru0 hw.clk.rkcru0.clk_spdif_div.rate = 75000000 hw.clk.rkcru0.clk_spdif_div.parent = cpll hw.clk.rkcru0.clk_spdif_div.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s0_frac.rate = 3750000 hw.clk.rkcru0.clk_i2s0_frac.parent = clk_i2s0_div hw.clk.rkcru0.clk_i2s0_frac.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s1_frac.rate = 3750000 hw.clk.rkcru0.clk_i2s1_frac.parent = clk_i2s1_div hw.clk.rkcru0.clk_i2s1_frac.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s2_frac.rate = 3750000 hw.clk.rkcru0.clk_i2s2_frac.parent = clk_i2s2_div hw.clk.rkcru0.clk_i2s2_frac.parent_domain = rkcru0 hw.clk.rkcru0.clk_spdif_frac.rate = 3750000 hw.clk.rkcru0.clk_spdif_frac.parent = clk_spdif_div hw.clk.rkcru0.clk_spdif_frac.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s0_mux.rate = 75000000 hw.clk.rkcru0.clk_i2s0_mux.parent = clk_i2s0_div hw.clk.rkcru0.clk_i2s0_mux.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s1_mux.rate = 75000000 hw.clk.rkcru0.clk_i2s1_mux.parent = clk_i2s1_div hw.clk.rkcru0.clk_i2s1_mux.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s2_mux.rate = 75000000 hw.clk.rkcru0.clk_i2s2_mux.parent = clk_i2s2_div hw.clk.rkcru0.clk_i2s2_mux.parent_domain = rkcru0 hw.clk.rkcru0.clk_spdif_mux.rate = 75000000 hw.clk.rkcru0.clk_spdif_mux.parent = clk_spdif_div hw.clk.rkcru0.clk_spdif_mux.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s0.rate = 75000000 hw.clk.rkcru0.clk_i2s0.parent = clk_i2s0_mux hw.clk.rkcru0.clk_i2s0.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s1.rate = 75000000 hw.clk.rkcru0.clk_i2s1.parent = clk_i2s1_mux hw.clk.rkcru0.clk_i2s1.parent_domain = rkcru0 hw.clk.rkcru0.clk_i2s2.rate = 75000000 hw.clk.rkcru0.clk_i2s2.parent = clk_i2s2_mux hw.clk.rkcru0.clk_i2s2.parent_domain = rkcru0 hw.clk.rkcru0.clk_spdif.rate = 75000000 hw.clk.rkcru0.clk_spdif.parent = clk_spdif_mux hw.clk.rkcru0.clk_spdif.parent_domain = rkcru0 hw.clk.rkcru0.hclk_i2s0.rate = 75000000 hw.clk.rkcru0.hclk_i2s0.parent = hclk_bus_pre hw.clk.rkcru0.hclk_i2s0.parent_domain = rkcru0 hw.clk.rkcru0.hclk_i2s1.rate = 75000000 hw.clk.rkcru0.hclk_i2s1.parent = hclk_bus_pre hw.clk.rkcru0.hclk_i2s1.parent_domain = rkcru0 hw.clk.rkcru0.hclk_i2s2.rate = 75000000 hw.clk.rkcru0.hclk_i2s2.parent = hclk_bus_pre hw.clk.rkcru0.hclk_i2s2.parent_domain = rkcru0 hw.clk.rkcru0.hclk_spdif.rate = 75000000 hw.clk.rkcru0.hclk_spdif.parent = hclk_bus_pre hw.clk.rkcru0.hclk_spdif.parent_domain = rkcru0 hw.clk.rkcru0.i2s1_out.rate = 75000000 hw.clk.rkcru0.i2s1_out.parent = clk_i2s1 hw.clk.rkcru0.i2s1_out.parent_domain = rkcru0 hw.clk.rkcru0.i2s2_out.rate = 75000000 hw.clk.rkcru0.i2s2_out.parent = clk_i2s2 hw.clk.rkcru0.i2s2_out.parent_domain = rkcru0 hw.clk.rkpmic0.xin32k.rate = 32768 hw.clk.rkpmic0.xin32k.parent = ? hw.clk.rkpmic0.xin32k.parent_domain = ? hw.clk.rkpmic0.clkout2.rate = 32768 hw.clk.rkpmic0.clkout2.parent = ? hw.clk.rkpmic0.clkout2.parent_domain = ? hw.clk.rkusb0.usb480m_phy.rate = 480000000 hw.clk.rkusb0.usb480m_phy.parent = ? hw.clk.rkusb0.usb480m_phy.parent_domain = ?